関連記事 |
サイトにログインオンライン
オンライン数:
素敵なPCネタを投稿！  ゲスト投稿用ID:test PASS:test ユーザーメニューコンテンツコンタクトSkype: retromaniaTwitter: retro777 Steam:retro7777 IRC:irc.juggler.jp #自作PC irc.friend-chat.jp #AvP 
自作PCチャットに参加 大丈夫。初心者に優しいよ★ 見積もり依頼も歓迎 RF Online Database トップ相互リンク【自作ＰＣ】
 |
ニュース
|
Yahoo!オークション |
この記事にTrackbackを送信
コメントのRSSフィード
コメントを表示する／表示しない
コメントフォームを表示する／表示しない
http://ascii.jp/elem/000/000/490/490655/
こちらの記事を読んでもわかるとおり，IntelはICHやPCHから出ているPCI ExpressがバスプロトコルとしてはGen2をサポートしていると言っていますが，帯域的にはGen1相当の2.5GT/秒でしかないようです。
これは，“ICH10の世代まで130nmプロセスを使っており、Gen1の2.5GT/秒のPHYは組み込めても、Gen2の5GT/秒には対応できなかった”ことによるようで，従ってPCHとなるP55など現行世代チップセットでもチップセットからのPCI ExpressバスにUSB 3.0やSATA 3.0のチップが接続されていれば，理論値を下回る帯域のバスで接続されてしまうことになると思います。（仮にインターフェースチップとチップセット間がPCI Express Gen2の帯域で接続されても，メモリアクセスのためにチップセットからCPUへのアクセスがあれば，DMIの帯域で制限されてしまうことになると思います。）
まぁ，それが体感に影響のあるほどのものかと言えば，そこまでのものでもないのかもしれませんが（・ヮ・）